Cadence設(shè)計(jì)系統(tǒng)公司最新推出Cadence Allegro系統(tǒng)互聯(lián)設(shè)計(jì)平臺(tái)，此平臺(tái)具有縮短PCB設(shè)計(jì)周期，顯著提高生產(chǎn)效率的特點(diǎn)。

Allegro平臺(tái)15.2版的推出使約束驅(qū)動(dòng)式PCB設(shè)計(jì)又上了一個(gè)新的臺(tái)階并且促使多種類型新產(chǎn)品的問(wèn)市以迎接不斷增多的集成芯片(IC)封裝和千兆赫茲信號(hào)的設(shè)計(jì)挑戰(zhàn)。該平臺(tái)引進(jìn)了創(chuàng)新的協(xié)同設(shè)計(jì)和數(shù)據(jù)庫(kù)數(shù)據(jù)管理方案。

通過(guò)Allegro 平臺(tái)產(chǎn)品進(jìn)行新約束設(shè)計(jì)，能夠記錄在IC封裝和通道中固有的關(guān)鍵信號(hào)延時(shí)，并能幫助設(shè)計(jì)師花費(fèi)最短的時(shí)間連接封裝數(shù)據(jù)庫(kù)或手動(dòng)記錄這些關(guān)鍵信號(hào)的延時(shí)，從而使工程師能夠在設(shè)計(jì)過(guò)程中更加靈活地提高設(shè)計(jì)的精確度。

Allegro Design Entry HDL是自新款A(yù)llegro平臺(tái)推出之后的主要產(chǎn)品，它負(fù)責(zé)在設(shè)計(jì)輸入整個(gè)過(guò)程中對(duì)相同擴(kuò)展網(wǎng)絡(luò)的生成和仿真提供前端的支持。通過(guò)改進(jìn)頁(yè)面管理操作以及應(yīng)用改進(jìn)的跨信號(hào)網(wǎng)約束設(shè)計(jì)， 本新產(chǎn)品大大地提高了工作效率。

Allegro新版平臺(tái)的的推出還為它的Allegro PCB Editor、Allegro PCB SI和Allegro Constraint Manager增添了新的特性和技術(shù)。Allegro PCB Editor增加了UNDO/REDO功能及互動(dòng)布線調(diào)節(jié)功能，能夠提供實(shí)時(shí)反饋信息；Allegro PCB SI在性能上做了許多改進(jìn)，以更加便于使用，支持IBIS 4.0，與3D場(chǎng)提取器整合后可用于封裝設(shè)計(jì)以及具有縮短布局后驗(yàn)證時(shí)間的新功能；在Allegro Constraint Manager使用了新的屬性工作清單，改進(jìn)了使用性能之后，工作效率有了顯著的提高。